❖ 주요 ​업무

• Logical/Physical ​Synthesis
• Equivalent ​check (LEC)
• BIST ​logic 설계 for Memory ​Test
• Scan ​(Stuck-at/At-speed) Logic ​설계
• Boundary Scan 설계
• IP's ​Direct Access ​Test ​를 위한 ​Logic ​설계
• Dynamic ​Simulation
• Static Timing Analysis(STA)
• Low ​Power ​구현을 위한 upf ​제작 ​및 ​검증
• Power consumption estimation
• Logic ​DRC check
• ASIC ​Design ​Methodology
• CPU/NPU/GPU ​PPA 검토 ​및 ​Hardening
• In System Test ​설계
• Customer Technical ​Support
• PD/Backend interface

❖ 지원 자격

• Physical Implementation 관련 업무 경력 3년 이상

• 정규 4년제 대학교 학사 학위 이상 보유자

• 해외여행에 결격 사유가 없는 자

• 남성의 경우, 병역필 또는 면제자

❖ 우대 사항

• Project leading 및 Top 경험자

• STA, SDC clean-up, upf 전문가

• Advanced DFT 경험자 (In-System test 구현, EDA Vendor별 MBIST/SCAN 구현, IJTAG 구현 등)

• 외국어 가능자 (해외 어학 연수자)

❖ 채용 절차

• 서류 전형 → 직무적합성•인성 검사 → 직무 인터뷰 → 처우 협의 및 최종 합격

• 전형 절차는 직무 별로 다를 수 있으며, 일정 및 상황에 따라 변동 될 수 있습니다.

• 전형 일정 및 결과는 지원 시 작성하신 이메일로 개별 안내 드립니다.

※ 지원서 내용 중 허위 사실이 있는 경우에는 합격이 취소될 수 있습니다. 

※ 성별/보훈 대상자/장애 여부는 채용 과정에서 어떠한 불이익도 미치지 않습니다.