❖ 주요 ​업무

[기본업무]

• Verilog-HDL을 ​활용한 ​디지털 회로(RTL) ​설계 및 C Programming ​을 ​이용한 시뮬레이션 
• SoC ​Top integration / ​logic design ​/ ​verification
• 서브 시스템 ​및 ​IP ​integration / verification (UVM)
• ASIC ​Design ​Flow (Lint, Synthesis, ​LEC, ​STA)

[추가업무]

• CPU, ​GPU, NPU handling ​/ integration ​/ ​verification
• BUS(matrix, Noc, ​AMBA base ​IP) ​architecting / generation ​/ integration ​/ verification
• DDR(LPDDR4 or more) controller + PHY integration / verification
• High-Speed Interface IP (PCIe, USB, UFS, SD/eMMC, etc.)
• FPGA, HW Emulator targeting
• verification with firmware on FPGA/HW Emulator

❖ 지원 자격

• 정규 4년제 대학교 학사 학위이상 보유 또는 2026년 2월 졸업예정자

• 해외여행에 결격 사유가 없는 자

• 남성의 경우, 병역필 또는 면제자

❖ 우대 사항

• 전기·전자·반도체공학 전공자

• 외국어 가능자(해외 어학 연수자)

• 반도체 관련 직무 경험자

• Verilog-HDL에 대한 기본 개념 이해

❖ 채용 절차

• 서류 전형 → 직무적합성•인성 검사 → 직무 인터뷰 → 처우 협의 및 최종 합격

• 전형 절차는 직무 별로 다를 수 있으며, 일정 및 상황에 따라 변동 될 수 있습니다.

• 전형 일정 및 결과는 지원 시 작성하신 이메일로 개별 안내 드립니다.

※ 지원서 내용 중 허위 사실이 있는 경우에는 합격이 취소될 수 있습니다. 

※ 성별/보훈 대상자/장애 여부는 채용 과정에서 어떠한 불이익도 미치지 않습니다.